Ritter, Gerd (2001)
Formal Sequential Equivalence Checking of Digital Systems by Symbolic Simulation.
Technische Universität Darmstadt
Dissertation, Erstveröffentlichung

Ritter, Gerd (2001)
Formal sequential equivalence checking of digital systems by symbolic simulation.
Technische Universität Darmstadt
Dissertation, Bibliographie

Ritter, Gerd (2000)
Sequential equivalence checking by symbolic simulation.
Konferenzveröffentlichung, Bibliographie

Ritter, Gerd (2000)
Verification formelle dans la synthèse automatique des systèmes avec pipeline.
Konferenzveröffentlichung, Bibliographie

Ritter, Gerd ; Hinrichsen, H. ; Eveking, H. (1999)
Formal verification of descriptions with distinct order of memory operations.
Konferenzveröffentlichung, Bibliographie

Ritter, Gerd ; Eveking, H. ; Hinrichsen, H. (1999)
Formal verification of designs with complex control by symbolic simulation.
Konferenzveröffentlichung, Bibliographie

Ritter, Gerd ; Hinrichsen, H. ; Eveking, H. (1999)
Formale Verifikation automatisch generierter Pipelinesysteme durch symbolische Simulation.
Konferenzveröffentlichung, Bibliographie