Ritter, Gerd and Hinrichsen, H. and Eveking, H. (1999):
Formale Verifikation automatisch generierter Pipelinesysteme durch symbolische Simulation.
In: EIS'99: Entwurf integrierter Schaltkreise; Workshop <1999, Darmstadt>: Proceedings. - Darmstadt: GMD, 1999, Darmstadt, GMD, [Conference or Workshop Item]
| Item Type: | Conference or Workshop Item |
|---|---|
| Erschienen: | 1999 |
| Creators: | Ritter, Gerd and Hinrichsen, H. and Eveking, H. |
| Title: | Formale Verifikation automatisch generierter Pipelinesysteme durch symbolische Simulation |
| Language: | German |
| Series Name: | EIS'99: Entwurf integrierter Schaltkreise; Workshop <1999, Darmstadt>: Proceedings. - Darmstadt: GMD, 1999 |
| Place of Publication: | Darmstadt |
| Publisher: | GMD |
| Divisions: | 18 Department of Electrical Engineering and Information Technology |
| Date Deposited: | 19 Nov 2008 16:02 |
| License: | [undefiniert] |
| Export: | |
| Suche nach Titel in: | TUfind oder in Google |
 |
Send an inquiry |
Options (only for editors)
 |
Show editorial Details |
Drucken
Impressum