TU Darmstadt / ULB / TUbiblio

Sequential equivalence checking by symbolic simulation

Ritter, Gerd :
Sequential equivalence checking by symbolic simulation.
In: Formal methods in computer aided design: 3rd International Conference, 2000, Austin, Texas; Proceedings. Hrsg.: R. Hunt (et al.). - Berlin, Heidelberg (u.a.): Springer, 2000 = Lecture notes in computer science; 1954 . Springer , Berlin, Heidelberg (u.a.)
[Konferenz- oder Workshop-Beitrag], (2000)

Typ des Eintrags: Konferenz- oder Workshop-Beitrag (Keine Angabe)
Erschienen: 2000
Autor(en): Ritter, Gerd
Titel: Sequential equivalence checking by symbolic simulation
Sprache: Deutsch
Reihe: Formal methods in computer aided design: 3rd International Conference, 2000, Austin, Texas; Proceedings. Hrsg.: R. Hunt (et al.). - Berlin, Heidelberg (u.a.): Springer, 2000 = Lecture notes in computer science; 1954
Ort: Berlin, Heidelberg (u.a.)
Verlag: Springer
Fachbereich(e)/-gebiet(e): Fachbereich Elektrotechnik und Informationstechnik
Hinterlegungsdatum: 19 Nov 2008 16:22
Export:

Optionen (nur für Redakteure)

Eintrag anzeigen Eintrag anzeigen