TU Darmstadt / ULB / TUbiblio

Formal sequential equivalence checking of digital systems by symbolic simulation

Ritter, Gerd :
Formal sequential equivalence checking of digital systems by symbolic simulation.
Techn. Univ. , Darmstadt
[Dissertation]

Typ des Eintrags: Dissertation
Erschienen: 2001
Autor(en): Ritter, Gerd
Titel: Formal sequential equivalence checking of digital systems by symbolic simulation
Sprache: Englisch
Ort: Darmstadt
Verlag: Techn. Univ.
Kollation: XI,156 S.
Fachbereich(e)/-gebiet(e): Fachbereich Elektrotechnik und Informationstechnik
Hinterlegungsdatum: 19 Nov 2008 16:26
Export:

Optionen (nur für Redakteure)

Eintrag anzeigen Eintrag anzeigen