Deutsch

Schneider, T. ; Mades, J. ; Windisch, A. ; Hollstein, T. ; Glesner, M. ; Kruse, T. (2001)
Eine WEB-basierte Simulationsumgebung für VHDL-AMS.
Konferenzveröffentlichung, Bibliographie

Windisch, A. ; Monjau, D. ; Schneider, T. ; Mades, J. ; Glesner, M. ; Ecker, W. (2001)
A VHDL-Centric mixed language simulation environment.
In: System-on-chip-methodologies and design languages
Buchkapitel, Bibliographie

Windisch, A. ; Ecker, W. ; Hammer, C. ; Mades, J. ; Schneider, T. ; Yang, K. (1999)
An adaptable VHDL-AMS compiler front-end.
Konferenzveröffentlichung, Bibliographie

Ecker, Wolfgang ; Mades, J. ; Schneider, T. ; Windisch, A. ; Yang, K. (1999)
A scalable multithreaded compiler front-end.
Konferenzveröffentlichung, Bibliographie

Englisch

Sporer, Mathias ; Windisch, A. ; Ziegler, E. ; Monjau, D. ; Schneider, T. ; Mades, J. ; Grimm, C. ; Oehler, P. (2001)
RODOS - Reuse oriented design of embedded systems.
Konferenzveröffentlichung, Bibliographie

Ecker, Wolfgang ; Heuchling, M. ; Mades, J. ; Schneider, C. ; Schneider, T. ; Windisch, A. ; Yang, K. ; Zambaldi, M. (1999)
VHDL2HYPER: a highly flexible hypertext generator for VHDL models.
Konferenzveröffentlichung, Bibliographie

Ecker, Wolfgang ; Mades, J. ; Schneider, T. ; Windisch, A. ; Yang, K. (1999)
A dependency graph for VHDL design files and design units and its application in a VHDL design environment.
Konferenzveröffentlichung, Bibliographie

Ecker, Wolfgang ; Glesner, M. ; Hollstein, T. ; Mades, J. ; Schneider, T. ; Theisen, M. ; Windisch, A. ; Yang, K. (1999)
A flexible connected data system for VHDL source code analysis, transformation and processing.
Konferenzveröffentlichung, Bibliographie

Ecker, Wolfgang ; Mades, J. ; Schneider, T. ; Windisch, A. ; Yang, K. (1999)
A makefile generator for VHDL models under consideration of hierarchical names, identifier-visibility and identifier-hiding.
Konferenzveröffentlichung, Bibliographie