Deutsch

Weber, Nicolas (2010)
Transportprotokoll und Systemdienste für den Controller Area Network Bus.
Technische Universität Darmstadt
Bachelorarbeit, Bibliographie

Englisch

Saeedan, Faraz ; Weber, Nicolas ; Goesele, Michael ; Roth, Stefan (2018)
Detail-preserving pooling in deep networks.
Konferenzveröffentlichung, Bibliographie

Weber, Patrick ; Weber, Nicolas ; Goesele, Michael ; Kabst, Rüdiger (2017)
Prospect for Knowledge in Survey Data: An Artificial Neural Network Sensitivity Analysis.
In: Social Science Computer Review, 35
doi: 10.1177/0894439317725836
Artikel, Bibliographie

Weber, Nicolas ; Goesele, Michael (2017)
MATOG: Array Layout Auto-Tuning for CUDA.
In: ACM Transactions on Architecture and Code Optimization, 14 (3)
doi: 10.1145/3106341
Artikel, Bibliographie

Weber, Nicolas (2017)
GPU Array Access Auto-Tuning.
Technische Universität Darmstadt
Dissertation, Erstveröffentlichung

Weber, Nicolas ; Waechter, Michael ; Amend, Sandra C. ; Guthe, Stefan ; Goesele, Michael (2016)
Rapid, Detail-Preserving Image Downscaling.
In: ACM Transactions on Graphics (Proceedings of SIGGRAPH Asia), 35 (6)
Artikel, Bibliographie

Weber, Nicolas ; Goesele, Michael (2016)
Adaptive GPU Array Layout Auto-Tuning.
SEM4HPC. Kyoto
doi: 10.1145/2916026.2916031
Konferenzveröffentlichung, Bibliographie

Weber, Nicolas ; Amend, Sandra C. ; Goesele, Michael (2015)
Guided Profiling for Auto-Tuning Array Layouts on GPUs.
6. International Workshop in Performance Modeling, Benchmarking and Simulation of High Performance Computer Systems.
Konferenzveröffentlichung, Bibliographie

Weber, Nicolas ; Goesele, Michael (2014)
Auto-Tuning Complex Array Layouts for GPUs.
Proceedings of Eurographics Symposium on Parallel Graphics and Visualization.
Konferenzveröffentlichung, Bibliographie

Weber, Nicolas (2013)
Construction of Ray-Tracing Acceleration Structures in an Out-of-Core Multi-GPU Environment.
Technische Universität Darmstadt
Masterarbeit, Bibliographie

Widmer, Sven ; Wodniok, Dominik ; Weber, Nicolas ; Goesele, Michael (2013)
Fast Dynamic Memory Allocator for Massively Parallel Architectures.
Proceedings of the 6th Workshop on General Purpose Processor Using Graphics Processing Units. New York, NY, USA
Konferenzveröffentlichung, Bibliographie