Deutsch

Eveking, Hans ; Blank, Claudia ; Krieger, Malte (2002)
Formale Verifikation eingebetteter Systeme.
Anderes, Bibliographie

Eveking, Hans ; Blank, Claudia ; Levihn, Jens (2002)
Korrekter Entwurf eingebetteter Systeme.
In: Eingebettete Systeme : Entwurf und Anwendungen versteckter Computer.- Darmstadt, 2002.- (Thema Forschung ; 2002,1).- S. 38-41
Artikel, Bibliographie

Hrsg.: Eveking, Hans (2001)
Schwerpunktthema: Formale Verifikationsverfahren.
Buch, Bibliographie

Eveking, Hans (1998)
Machine assisted verification.
Konferenzveröffentlichung, Bibliographie

Englisch

Schickel, Martin ; Nimbler, Volker ; Braun, Martin ; Eveking, Hans (2006)
On Consistency and Completeness of Property-Sets : Exploiting the Property-Based Design-Process.
Konferenzveröffentlichung, Bibliographie

Hrsg.: Glesner, Manfred ; Indrusiak, Leandro Soares ; Mooney, V. ; Eveking, Hans (2006)
VLSI-SOC: From Systems to Chips : IFIP TC 10/WG 10.5, Twelfth International Conference on Very Large Scale Integration of System on Chip (VLSI-SoC 2003), December 1 - 3, 2003, Darmstadt, Germany.
Buch, Bibliographie

Abraham, J. A. ; Betts, A. ; Drechsler, Rolf ; Eveking, Hans ; Foster, H. D. ; Kropf, T. ; Morley, M. J. ; Shiple, T. R. ; Siegel, M. (2002)
Formal verification : current use and future perspectives.
In: IEEE design & test of computers, 19 (5)
doi: 10.1109/MDT.2002.1033798
Artikel, Bibliographie

Levihn, Jens ; Krieger, Malte ; Eveking, Hans ; Blank, Claudia (2002)
MCML - a markup-language for a model-of-computation centred design and verification environment.
Konferenzveröffentlichung, Bibliographie

Blank, Claudia ; Eveking, Hans ; Levihn, Jens ; Ritter, G. (2001)
Symbolic simulation techniques - state-of-the-art and applications.
Konferenzveröffentlichung, Bibliographie

Eveking, Hans ; Hinrichsen, H. ; Ritter, G. (1999)
Automatic verification of scheduling results in high-level synthesis.
Konferenzveröffentlichung, Bibliographie