| Typ des Eintrags: |
Konferenzveröffentlichung
|
| Erschienen: |
2006 |
| Autor(en): |
Murgan, T. ; Mitea, O. ; Pandey, S. ; Bacinschi, P. B. ; Glesner, Manfred |
| Art des Eintrags: |
Bibliographie |
| Titel: |
Simultaneous Placement and Buffer Planning for Reduction of Power Consumption in Interconnects and Repeaters |
| Sprache: |
Englisch |
| Publikationsjahr: |
2006 |
| Ort: |
Genoble |
| Verlag: |
TIMA Laboratory |
| Reihe: |
IFIP VLSI-SoC 2006 : IFIP WG 10.5 International Conference on Very Large Scale Integration System-on-Chip ; Nice, France, October 16 - 18, 2006 / sponsored by IFIP WG 10.5 ... Organised by TIMA Laboratory, Grenoble, France. [Ed. by Salvador Mir ...]. - Ge |
| Fachbereich(e)/-gebiet(e): |
18 Fachbereich Elektrotechnik und Informationstechnik |
| Hinterlegungsdatum: |
20 Nov 2008 08:25 |
| Letzte Änderung: |
05 Mär 2013 09:12 |
| PPN: |
|
| Export: |
|
| Suche nach Titel in: |
TUfind oder in Google |
 |
Redaktionelle Details anzeigen |
Drucken
Impressum