Murgan, T. ; Mitea, O. ; Pandey, S. ; Bacinschi, P. B. ; Glesner, Manfred (2006)
Simultaneous Placement and Buffer Planning for Reduction of Power Consumption in Interconnects and Repeaters.
Fourteenth International Conference on Very Large Scale Integration of System on Chip (VLSI-SoC2006). Nice, France (16.10.2006-18.10.2006)
Konferenzveröffentlichung, Bibliographie
| Typ des Eintrags: | Konferenzveröffentlichung |
|---|---|
| Erschienen: | 2006 |
| Autor(en): | Murgan, T. ; Mitea, O. ; Pandey, S. ; Bacinschi, P. B. ; Glesner, Manfred |
| Art des Eintrags: | Bibliographie |
| Titel: | Simultaneous Placement and Buffer Planning for Reduction of Power Consumption in Interconnects and Repeaters |
| Sprache: | Englisch |
| Publikationsjahr: | 2006 |
| Veranstaltungstitel: | Fourteenth International Conference on Very Large Scale Integration of System on Chip (VLSI-SoC2006) |
| Veranstaltungsort: | Nice, France |
| Veranstaltungsdatum: | 16.10.2006-18.10.2006 |
| Zugehörige Links: | |
| Fachbereich(e)/-gebiet(e): | 18 Fachbereich Elektrotechnik und Informationstechnik |
| Hinterlegungsdatum: | 20 Nov 2008 08:25 |
| Letzte Änderung: | 22 Nov 2024 10:41 |
| PPN: | |
| Export: | |
| Suche nach Titel in: | TUfind oder in Google |
 |
Frage zum Eintrag |
Optionen (nur für Redakteure)
 |
Redaktionelle Details anzeigen |
Drucken
Impressum