Unsere Wirtschaft sowie auch unsere Gesellschaft wurden in den vergangenen 50 Jahren durch elektronische Innovationen maßgeblich geprägt. Dieser große Einfluss der Elektronik basiert insbesondere auf deren kontinuierlichen Verbesserung durch Skalierung bzw. Verkleinerung der zentralen MOSFET Bauelemente in komplementären integrierten Schaltkreisen - auch bekannt unter der Mooreschen Gesetzmäßigkeit. In naher Zukunft werden sich die kleinsten Strukturgrößen dieser Bauelemente atomaren Dimensionen annähren. Aufgrund der damit steigenden Komplexiät der Herstellung, verlangsamt sich dieser Skalierungstrend und kommt unter Umständen im Bereich von sub-10 nm Technologieknoten vollständig zum Erliegen.

Aus diesem Grund sind neue Technologien, welche zukünftig potential die CMOS Technologie ersetzen könnten, ein Forschungsschwerpunkt von Wissenschaft und Industrie. Auf Basis existierender Halbleiterfertigungsprozesse bieten hierzu neuartige Bauelemente mit speziellen Charakteristiken vielversprechende Lösungen, um innovative Schaltungsarchitekturen in nanoskaligen integrierten Logikschaltungen zu ermöglichen. Ein Anwärter aus diesem Forschungsbereich sind polarititätskontrollierbare bzw. rekonfigurierbare MOSFET (RFET) Konzepte. Diese RFET Bauelemente können, im Gegensatz zu herkömmlichen MOSFETs, mit Hilfe eines elektrischen Signals zwischen n- und p-Typ Leitungsmechanismus umgeschaltet werden. Diese Wahlmöglichkeit verspricht, komplexere Systeme mit geringer Bauelementanzahl und geringeren Kosten pro logischer Funktion herzustellen.

Der Fokus dieser Arbeit liegt sowohl auf der Demonstration des erfolgreichen Transfers einer Silizium Nanodraht RFET Vorläufertechnologie in eine planare RFET Bauelementarchitektur als auch der parallelen Optimierung dieser für rekonfigurierbare sowie konventionelle CMOS Schaltungen.

Analog zu den vorausgegangenen Nanodraht RFET zeichnet sich der planare Ansatz durch einen dotierstofffreien CMOS kompatiblen Herstellungsprozess auf Basis eines konventionellen SOI Substrates aus und erlangt seine Rekonfigurierbarkeit durch elektrostatische Dotierung. Das planare Bauelement kann als eine Verknüpfung von zwei MOSFETs in einer gemeinsamen Struktur betrachtet werden. Diese Transistorstruktur besteht aus einem mittig oberseitigen Verarmungstyp FET, der auf einen rückseitigen Schottky Barriere Anreicherungstyp FET (SBFET) aufbaut. Der rückseitige SBFET etabliert dabei wahlweise den leitfähigen n- oder p-Kanal durch ein entsprechend angelegtes elektrisches Potential auf dessen Gate-Elektrode. Die eigentliche Kontrolle des Ladungsträgerflusses zwischen Quelle und Senke wird durch den oberseitigen FET mittels einer lokalen Verarmung des rückseitigen Kanals über ein gegensätzliches Potential auf der oberseitigen Gate-Elektrode realisiert.

Zwei Generationen planarer RFET Bauelemente wurden erfolgreich prozessiert. Dabei wurden verschiedene Gate-Elektrodenmaterialien, wie beispielsweise Nickel, Aluminium und reaktiv kathodenzerstäubtes Wolfram-Titan-Nitrid untersucht. So konnte unter anderem experimentell Wolfram-Titan-Nitrid als geeignet für die Realisierung einer symmetrischen n- und p-Typ Schaltcharakteristik des selben Bauelements, als essentielle Voraussetzung für RFET Schaltungsdesigns, identifiziert werden. Des Weiteren wird ein experimentelles Verfahren zur Einstellung der Schottky Barrierehöhe für eine ideale n- und p-Typ Leitungssymmetrie, welches auf einer Dotierstoffsegration mittels Silizidierung basiert, demonstriert.

Umfassende elektrische Charaktiersierungsergebnisse zeigen experimentelle Unterschwellensteigungen von 65 mV/dec und an-zu-aus Stromverhältnisse von über 9 Dekaden. Auf Basis von kalibrierten TCAD Simulationen wird der Designraum dieses Bauelementekonzeptes untersucht, um Prognosen für skalierte und zusätzlich optimierte Bauelemente abzuleiten. Ebenfalls wird die Hochtemperaturleistungsfähigkeit evaluiert und sowohl mit der Nanodraht RFET Vorgängertechnologie als auch mit dem industriellen Stand der Technik an Hochzuverlässigkeits und -temperatur MOSFETs verglichen. Dieser Vergleich zeigt deutlich die gleichwertige Leistungsfähigkeit der planaren RFET Technologie hinsichtlich des Leckstromniveaus im Aus-Zustand.