TU Darmstadt / ULB / TUbiblio

Domain-Specific High Level Synthesis of Floating-Point Computations to Resource-Shared Microarchitectures

Liebig, Björn (2018)
Domain-Specific High Level Synthesis of Floating-Point Computations to Resource-Shared Microarchitectures.
Technische Universität Darmstadt
Dissertation, Erstveröffentlichung

Kurzbeschreibung (Abstract)

Many scenarios demand a high processing power often combined with a limited energy budget. A way to increase the processing power without increasing the power consumption is the use of hardware accelerators. While the implementation of such an accelerator as an application specific integrated circuit comes with very high development costs, reconfigurable logic devices such as FPGAs can lower the development costs and reduce development time, thus shortening time to market. To even further reduce development costs, the development of the circuit itself can be partially automated by applying a technique called high-level synthesis. However, current high-level synthesis approaches have difficulties to handle floating-point computations, especially when it comes to large blocks of floating-point code.

The focus in this thesis targets on the efficient implementation of floating-point arithmetic in FPGAs. To improve the performance new FPGA-optimized computing units are developed. This work proposes two new architectures for floating-point fused multiply-adds, and also presents and compares two low-latency dividers based on the Goldschmidt algorithm. The proposed units significantly outperform state-of-the-art in terms of latency.

Codes from domains such as control engineering and numerical simulation often contain large loop bodies holding with (tens of) thousands of double-precision floating-point operations. Both academic as well as industrial synthesis tools have great difficulty coping with such input programs. In this thesis, the academic compiler Nymble is extended to Nymble-RS, a branch with the necessary features to handle such large blocks of floating-point code.

The proposed techniques integrated in a tool chain that translates convex solvers defined in a domain specific language to hardware. The generated accelerators reach clock frequencies of more than 200 MHz. They exceed the performance of hardware generated by a state-of-the-art high-level synthesis tools by more than 5.7x and offers speed-ups of up to 5.2x over software executing on the 800 MHz Cortex-A9 CPUs used in typical reconfigurable system-on-chips.

Furthermore, the developed techniques are used to accelerate bioinformatics simulations defined in CellML language by using C-code as intermediate representation. The generated hardware exceeds the performance of current generation desktop CPUs in most cases, while requiring only 20-30% area on a mid-sized FPGA. Meanwhile, energy savings of up to 96% are reached.

Typ des Eintrags: Dissertation
Erschienen: 2018
Autor(en): Liebig, Björn
Art des Eintrags: Erstveröffentlichung
Titel: Domain-Specific High Level Synthesis of Floating-Point Computations to Resource-Shared Microarchitectures
Sprache: Englisch
Referenten: Koch, Prof. Dr. Andreas ; Berekovic, Prof. Dr. Mladen
Publikationsjahr: 2018
Ort: Darmstadt
Datum der mündlichen Prüfung: 13 März 2018
URL / URN: http://tuprints.ulb.tu-darmstadt.de/7338
Kurzbeschreibung (Abstract):

Many scenarios demand a high processing power often combined with a limited energy budget. A way to increase the processing power without increasing the power consumption is the use of hardware accelerators. While the implementation of such an accelerator as an application specific integrated circuit comes with very high development costs, reconfigurable logic devices such as FPGAs can lower the development costs and reduce development time, thus shortening time to market. To even further reduce development costs, the development of the circuit itself can be partially automated by applying a technique called high-level synthesis. However, current high-level synthesis approaches have difficulties to handle floating-point computations, especially when it comes to large blocks of floating-point code.

The focus in this thesis targets on the efficient implementation of floating-point arithmetic in FPGAs. To improve the performance new FPGA-optimized computing units are developed. This work proposes two new architectures for floating-point fused multiply-adds, and also presents and compares two low-latency dividers based on the Goldschmidt algorithm. The proposed units significantly outperform state-of-the-art in terms of latency.

Codes from domains such as control engineering and numerical simulation often contain large loop bodies holding with (tens of) thousands of double-precision floating-point operations. Both academic as well as industrial synthesis tools have great difficulty coping with such input programs. In this thesis, the academic compiler Nymble is extended to Nymble-RS, a branch with the necessary features to handle such large blocks of floating-point code.

The proposed techniques integrated in a tool chain that translates convex solvers defined in a domain specific language to hardware. The generated accelerators reach clock frequencies of more than 200 MHz. They exceed the performance of hardware generated by a state-of-the-art high-level synthesis tools by more than 5.7x and offers speed-ups of up to 5.2x over software executing on the 800 MHz Cortex-A9 CPUs used in typical reconfigurable system-on-chips.

Furthermore, the developed techniques are used to accelerate bioinformatics simulations defined in CellML language by using C-code as intermediate representation. The generated hardware exceeds the performance of current generation desktop CPUs in most cases, while requiring only 20-30% area on a mid-sized FPGA. Meanwhile, energy savings of up to 96% are reached.

Alternatives oder übersetztes Abstract:
Alternatives AbstractSprache

Viele Anwendungen erfordern eine hohe Rechenleistung, haben aber nur ein begrenztes Energiebudget. Eine Möglichkeit die Rechenleistung zu erhöhen, ohne den Stromverbrauch zu steigern, ist die Verwendung von Hardwarebeschleunigern. Während die Implementierung eines solchen Beschleunigers als anwendungsspezifische integrierte Schaltung mit sehr hohen Entwicklungskosten einhergeht, kann der Einsatz von rekonfigurierbaren Logikbausteinen wie z.B. FPGAs die Entwicklungskosten senken und sowohl die Entwicklungszeit als auch die Zeit bis zur Markteinführung deutlich verkürzen.

Um eine weitere Reduktion der Entwicklungskosten zu erreichen, kann die Entwicklung der Schaltung durch High-Level Synthese teilweise automatisiert werden. Aktuelle High-Level Synthese Ansätze haben jedoch Schwierigkeiten bei der Bewältigung von Fließkommaberechnungen, insbesondere wenn große Blöcken von Fließkomma-Code übersetzt werden müssen.

Der Schwerpunkt dieser Arbeit liegt auf der Implementierung von Fließkommaarithmetik in FPGAs. Um die Leistung zu verbessern, werden in dieser Arbeit neue, FPGA-optimierte Recheneinheiten vorgestellt. Es werden zwei neue Architekturen für kombinierte Fließkomma Multiplizier- und Addiereinheiten vorgeschlagen. Außerdem werden zwei Divisionseinheiten mit geringer Latenz vorgestellt, die auf dem Goldschmidt Divisionsverfahren beruhen. Die vorgeschlagenen Recheneinheiten übertreffen deutlich den bisherigen Stand der Technik in puncto Latenz.

Quellcodes aus Domänen wie der Steuerungstechnik und der numerischen Simulation enthalten oft große Schleifenkörper, die zehntausende von Fließkommaoperationen mit doppelter Genauigkeit enthalten. Sowohl akademische als auch industrielle High-Level-Synthesewerkzeuge haben große Schwierigkeiten, solche Eingabeprogramme zu verarbeiten. In dieser Arbeit wird daher der akademische Compiler Nymble zu Nymble-RS erweitert, einem Entwicklungszweig, der neue Techniken zur Verarbeitung von Zwischenergebnissen und zur effizienten Hardwarewiederverwendung enthält. Diese Techniken ermöglichen es, große Schleifenkörper effizient umzusetzen.

Der vorgestellte Compiler Nymble-RS wird außerdem in eine Werkzeugkette integriert, die, ausgehend von einer abstrakten Beschreibung einer Gruppe von konvexen Optimierungsproblemen in einer domänenspezifischen Sprache, Hardwarebeschleuniger zur Lösung dieser Probleme erzeugen kann. Die generierten Hardwarebeschleuniger erreichen Taktfrequenzen von über 200 MHz und übertreffen die Rechengeschwindigkeit von Hardware, die mit aktuellen kommerziellen High-Level Synthese Programmen erzeugt wurde, um mehr als Faktor 5.7x. Sie bieten außerdem eine Beschleunigung von bis zu Faktor 5.2 gegenüber Software, die auf einer 800 MHz Cortex-A9 CPU ausgeführt wird.

Darüber hinaus werden die entwickelten Techniken verwendet, um Bioinformatik-Simulationen zu beschleunigen. Auch hier wird eine komplette Werkzeugkette vorgestellt, die von einer Definition in der domänenspezifischen Sprache CellML unter Verwendung von C-Code als Zwischendarstellung direkt zu einem Hardwarebeschleuniger führt. Die generierte Hardware benötigt nur 20-30% der Fläche eines mittelgroßen FPGA und übertrifft in den meisten Fällen die Leistung von Desktop-CPUs der aktuellen Generation. Zudem werden Energieeinsparungen von bis zu 96% erreicht.

Deutsch
URN: urn:nbn:de:tuda-tuprints-73387
Sachgruppe der Dewey Dezimalklassifikatin (DDC): 000 Allgemeines, Informatik, Informationswissenschaft > 004 Informatik
Fachbereich(e)/-gebiet(e): 20 Fachbereich Informatik > Eingebettete Systeme und ihre Anwendungen
20 Fachbereich Informatik
Hinterlegungsdatum: 27 Mai 2018 19:55
Letzte Änderung: 27 Mai 2018 19:55
PPN:
Referenten: Koch, Prof. Dr. Andreas ; Berekovic, Prof. Dr. Mladen
Datum der mündlichen Prüfung / Verteidigung / mdl. Prüfung: 13 März 2018
Export:
Suche nach Titel in: TUfind oder in Google
Frage zum Eintrag Frage zum Eintrag

Optionen (nur für Redakteure)
Redaktionelle Details anzeigen Redaktionelle Details anzeigen