Konferenzveröffentlichung

Rohde, Johanna ; Jung, Lukas Johannes ; Hochberger, Christian (2019)
Update or Invalidate: Influence of Coherence Protocols on Configurable HW Accelerators.
doi: 10.1007/978-3-030-17227-5_22
Konferenzveröffentlichung, Bibliographie

Wolf, Dennis ; Jung, Lukas Johannes ; Ruschke, Tajas ; Li, Changgong ; Hochberger, Christian (2018)
AMIDAR Project: Lessons Learned in 15 Years of Researching Adaptive Processors.
13th International Symposium on Reconfigurable Communication-centric Systems-on-Chip (ReCoSoC 2018). Lille, France (09.07.2018-11.07.2018)
doi: 10.1109/ReCoSoC.2018.8449384
Konferenzveröffentlichung, Bibliographie

Jung, Lukas Johannes ; Hochberger, Christian (2018)
Lookahead Memory Prefetching for CGRAs Using Partial Loop Unrolling.
doi: 10.1007/978-3-319-78890-6_8
Konferenzveröffentlichung, Bibliographie

Ruschke, Tajas ; Jung, Lukas Johannes ; Hochberger, Christian (2017)
A Near Optimal Integrated Solution for Resource Constrained Scheduling, Binding and Routing on CGRAs.
doi: 10.1109/IPDPSW.2017.99
Konferenzveröffentlichung, Bibliographie

Jung, Lukas Johannes ; Hochberger, Christian (2016)
Optimal processor interface for CGRA-based accelerators implemented on FPGAs.
doi: 10.1109/ReConFig.2016.7857178
Konferenzveröffentlichung, Bibliographie

Ruschke, Tajas ; Jung, Lukas Johannes ; Wolf, Dennis ; Hochberger, Christian (2016)
Scheduler for Inhomogeneous and Irregular CGRAs with Support for Complex Control Flow.
doi: 10.1109/IPDPSW.2016.72
Konferenzveröffentlichung, Bibliographie

Jung, Lukas Johannes ; Hochberger, Christian (2015)
Feasibility of high level compiler optimizations in online synthesis.
doi: 10.1109/ReConFig.2015.7393310
Konferenzveröffentlichung, Bibliographie

Hochberger, Christian ; Jung, Lukas Johannes ; Engel, Andreas ; Koch, Andreas (2014)
Synthilation: JIT-compilation of microinstruction sequences in AMIDAR processors.
doi: 10.1109/DASIP.2014.7115634
Konferenzveröffentlichung, Bibliographie

Dissertation

Jung, Lukas Johannes (2019)
Optimization of the Memory Subsystem of a Coarse Grained Reconfigurable Hardware Accelerator.
Technische Universität Darmstadt
Dissertation, Erstveröffentlichung