Eine moderne Elektronik ohne Feldeffekttransistoren (FET) ist heute undenkbar. Diese Bauelemente agieren als elektronische Schalter in logischen Gattern und sind im Besonderen in digitalen Schaltkreisen nicht zu ersetzen. Man findet FET sowohl in „sample-and-hold“ Schaltungen für große Datenspeicher mit schnellen Lese- und Schreibzyklen als auch in großflächigen Aktiv-Matrix-Ansteuerungen, wie sie in Displays für Flachbildfernseher benötigt werden. Zur Reduktion der Fertigungskosten solcher Ansteuerungen eröffnet sich derzeit gerade ein neues Wissenschafts- und Anwendungsfeld, dass das Potenzial einer "Druckbaren Elektronik" evaluiert. Dabei werden billige und flexible Substrate wie Plastikfolien, Papier oder Textilien aber auch neue Materialien und Bauteilarchitekturen eingesetzt. Um funktionierende Bauteile herzustellen, benötigt man sowohl leitende, halbleitende als auch isolierende Materialien, die auf solche Substrate gedruckt werden können. Eine Möglichkeit ist dabei, einen leitfähigen flüssigen Elektrolyten als Gate-Dielektrikum in Kombination mit einem gedruckten oxidischen Halbleitermaterial einzusetzen. Solche Materialkombinationen ermöglichen es, sehr hohe "Drain"-Ströme bei niedrigen "Gate"-Spannungen zu erzielen. Für ein Bauteil müssen dazu einige grundlegende Voraussetzungen erfüllt sein, wie z.B. ein stabiler Betrieb bei Temperaturänderung, ein ausreichender "Output"-Strom, um elektronische Schaltkreise betreiben zu können, möglichst hohe Schaltgeschwindigkeiten und eine hohe Packungsdichte, damit solche FET in komplexeren Schaltungen auf kleinem Raum verarbeitet werden können. Bei Gelingen einer solchen Miniaturisierung unter Beibehalten der notwendigen Output-Ströme und eines stabilen Betriebs unter Temperaturänderung eröffnet sich ein neuer Markt für die Druckbare Elektronik, die z.B. Felder wie „Smart Textiles“ oder Beleuchtungsanwendungen umfasst. In dieser Arbeit wurden planare Feldeffekt-Transistoren mit einem Kanal aus Indiumoxid und einem Komposit-Polymer-Elektrolyt (engl.: composite solid polymer electrolyte (CSPE)) als Gate-Dielektrikum hergestellt. Es wurden verschiedene Komposit-Polymer-Elektrolyte analysiert, um den am besten geeigneten Elektrolyten in Bezug auf chemische, physikalische und elektrische Eigenschaften zu finden. Der letztendlich verwendete Elektrolyt setzte sich aus LiClO4, PVA, Propylencarbonat und Dimethylsulfoxid zusammen und wurde in einem planaren FET als gedrucktes Gate-Dielektrikum eingesetzt. Bei der Funktionsevaluierung wurde besonderes Augenmerk auf die Schlüsselparameter Feldeffektmobilität, on-Strom, on/off-Strom Verhältnis und Schwellspannung gelegt und deren Verhalten in einem weiten, alltagsrelevanten Temperaturbereich untersucht. Insbesondere die Temperaturunabhängigkeit von on-Strom und Schwellspannung und das Fehlen einer Strom-Hysterese in den Transfer-Kurven zeigt das Potential solcher Transistoren für zukünftige Anwendungen in komplexeren elektronischen Schaltungen. Um die geforderte Miniaturisierung der planaren FET in Kombination mit hohen Output-Strömen zu realisieren, wurde das Konzept eines vertikalen Feldeffekttransistor entwickelt und realisiert. In diesem Zusammenhang wurde ein poröser Halbleiter (SnO2) zwischen zwei parallelen Platin-Elektroden in einer Sandwich-Geometrie aufgebaut, die als Source- bzw. Drain-Elektrode agieren, was die vertikale Struktur begründet. Die Gate-Elektrode wurde wiederum in planarer Geometrie aufgebaut. Durch das Aufdrucken des CSPE auf die Gate-Elektrode und den Halbleiter und das Eindringen des CSPE in den porösen Halbleiter wird ein Schalten des Bauteils ermöglicht. Durch das Infiltrieren des CSPE in die poröse Halbleiterstruktur wird die gesamte innere Oberfläche des porösen Halbleiters kontaktiert und agiert als Transistorkanal. Auf diese Weise wurde eine Kanallänge des FET von 45 nm erzielt, was der Schichtdicke des gedruckten Halbleiters entspricht. Die hergestellten Bauteile zeigen nahezu ideale Transistorcharakteristiken, wie z.B. eine vollständige Sättigung des Drain-Stroms bei hohen Drain-Spannungen und einem quadratischen Anstieg des Drain-Stroms mit der Gate-Spannung. Die Stromdichte des Drain-Stroms erreicht dabei Werte von mehr als 105 A/cm2 und kann mit der großen Oberfläche des Transistorkanals erklärt werden, die ein Synonym für eine große Kanalbreite ist. Mit einem in dieser Arbeit verwendeten Säulen-Modell war es möglich, die nicht direkt zugängliche experimentelle Kanalbreite zu bestimmen. In einem letzten Schritt wurde die begrenzte Schaltgeschwindigkeit solcher Elektrolyt-basierter FET mit versetzter Gate-Elektrode evaluiert. Als limitierender Faktor zeigte sich hier eindeutig der große Abstand zwischen Gate-Elektrode und Kanal. Die limitierende Zeitkonstante wird in diesem Fall durch das Produkt des Gesamtwiderstandes des CSPE und der Doppelschichtkapazität der Grenzfläche zwischen CSPE und Halbleiter bestimmt. Um den Abstand zwischen Gate-Elektrode und Kanal und somit auch den Gesamtwiderstand zu reduzieren, wurde ein FET konstruiert, dessen Gate-Elektrode auf der Rückseite des Kanals angeordnet ist. Als Abstandshalter wurde eine 300 nm dicke, poröse AlOx-Schicht verwendet. Diese Bauteile zeigen sehr gute Transistoreigenschaften und der reduzierte Abstandes zwischen Gate-Elektrode und Kanal um den Faktor 100 verspricht eine Verkürzung der Schaltzeit um eben diesen Faktor.