The integration of miniaturized heterogeneous electronic components has enabled the deployment of tiny sensing platforms empowered by wireless connectivity known as wireless sensor networks. Thanks to
an optimized duty-cycled activity, the energy consumption of these battery-powered devices can be reduced to a level where several years of operation is possible. However, the processing capability of currently available wireless sensor nodes does not scale well with the observation of phenomena requiring a high sampling resolution. The large amount of data generated by the sensors cannot be handled efficiently by low-power wireless communication protocols without a preliminary filtering of the information relevant for the application. For this purpose, energy-efficient, flexible, fast and accurate processing units are required to extract important features from the sensor data and relieve the operating system from computationally demanding tasks. Reconfigurable hardware is identified as a suitable technology to fulfill these requirements, balancing implementation
flexibility with performance and energy-efficiency.
While both static and dynamic power consumption of field programmable gate arrays has often been pointed out as prohibitive for very-low-power applications, recent programmable logic chips based on non-volatile memory appear as a potential solution overcoming this constraint. This thesis first verifies this assumption with the help of a modular sensor node built around a field programmable gate array based on Flash technology. Short and autonomous duty-cycled operation combined with hardware acceleration efficiently drop the energy consumption of the device in the considered context.
However, Flash-based devices suffer from restrictions such as long configuration times and limited resources, which reduce their suitability for complex processing tasks. A template of a dynamically
reconfigurable architecture built around coarse-grained reconfigurable function units is proposed in a second part of this work to overcome these issues. The module is conceived as an overlay of the sensor node FPGA increasing the implementation flexibility and introducing a standardized programming model. Mechanisms for virtual reconfiguration tailored for resource-constrained systems are introduced to minimize the overhead induced by this genericity.
The definition of this template architecture leaves room for design space exploration and application- specific customization. Nevertheless, this aspect must be supported by appropriate design tools which facilitate and automate the generation of low-level design files. For this purpose, a software tool is introduced to graphically configure the architecture and operation of the hardware accelerator. A middleware service is further integrated into the wireless sensor
network operating system to bridge the gap between the hardware and the design tools, enabling remote reprogramming and scheduling of the hardware functionality at runtime.
At last, this hardware and software toolchain is applied to real-world wireless sensor network deployments in the domain of condition monitoring. This category of applications often require the complex analysis of signals in the considered range of sampling frequencies such as vibrations or electrical currents, making the proposed system ideally suited for the implementation. The flexibility of the approach is demonstrated by taking examples with heterogeneous algorithmic
specifications. Different data processing tasks executed by the sensor node hardware accelerator are modified at runtime according to application requests.
Typ des Eintrags: |
Dissertation
|
Erschienen: |
2014 |
Autor(en): |
Philipp, François |
Art des Eintrags: |
Erstveröffentlichung |
Titel: |
Runtime Hardware Reconfiguration in Wireless Sensor Networks for Condition Monitoring |
Sprache: |
Englisch |
Referenten: |
Glesner, Prof. Dr. Manfred ; Hochberger, Prof. Dr. Christian ; de la Torre, Prof. Dr. Eduardo |
Publikationsjahr: |
24 September 2014 |
Ort: |
Darrmstadt |
Verlag: |
Universitäts- und Landesbibliothek Darmstadt |
Datum der mündlichen Prüfung: |
1 September 2014 |
URL / URN: |
http://tuprints.ulb.tu-darmstadt.de/4159 |
Kurzbeschreibung (Abstract): |
The integration of miniaturized heterogeneous electronic components has enabled the deployment of tiny sensing platforms empowered by wireless connectivity known as wireless sensor networks. Thanks to
an optimized duty-cycled activity, the energy consumption of these battery-powered devices can be reduced to a level where several years of operation is possible. However, the processing capability of currently available wireless sensor nodes does not scale well with the observation of phenomena requiring a high sampling resolution. The large amount of data generated by the sensors cannot be handled efficiently by low-power wireless communication protocols without a preliminary filtering of the information relevant for the application. For this purpose, energy-efficient, flexible, fast and accurate processing units are required to extract important features from the sensor data and relieve the operating system from computationally demanding tasks. Reconfigurable hardware is identified as a suitable technology to fulfill these requirements, balancing implementation
flexibility with performance and energy-efficiency.
While both static and dynamic power consumption of field programmable gate arrays has often been pointed out as prohibitive for very-low-power applications, recent programmable logic chips based on non-volatile memory appear as a potential solution overcoming this constraint. This thesis first verifies this assumption with the help of a modular sensor node built around a field programmable gate array based on Flash technology. Short and autonomous duty-cycled operation combined with hardware acceleration efficiently drop the energy consumption of the device in the considered context.
However, Flash-based devices suffer from restrictions such as long configuration times and limited resources, which reduce their suitability for complex processing tasks. A template of a dynamically
reconfigurable architecture built around coarse-grained reconfigurable function units is proposed in a second part of this work to overcome these issues. The module is conceived as an overlay of the sensor node FPGA increasing the implementation flexibility and introducing a standardized programming model. Mechanisms for virtual reconfiguration tailored for resource-constrained systems are introduced to minimize the overhead induced by this genericity.
The definition of this template architecture leaves room for design space exploration and application- specific customization. Nevertheless, this aspect must be supported by appropriate design tools which facilitate and automate the generation of low-level design files. For this purpose, a software tool is introduced to graphically configure the architecture and operation of the hardware accelerator. A middleware service is further integrated into the wireless sensor
network operating system to bridge the gap between the hardware and the design tools, enabling remote reprogramming and scheduling of the hardware functionality at runtime.
At last, this hardware and software toolchain is applied to real-world wireless sensor network deployments in the domain of condition monitoring. This category of applications often require the complex analysis of signals in the considered range of sampling frequencies such as vibrations or electrical currents, making the proposed system ideally suited for the implementation. The flexibility of the approach is demonstrated by taking examples with heterogeneous algorithmic
specifications. Different data processing tasks executed by the sensor node hardware accelerator are modified at runtime according to application requests.
|
Alternatives oder übersetztes Abstract: |
Alternatives Abstract | Sprache |
---|
Die Integration miniaturisierter heterogener elektronischer Bauteile hat der Einsatz winziger drahtlos angebundener Erfassungsplattformen, sogenannte drahtlose Sensorknoten, ermöglicht. Der Energieverbrauch dieser Komponenten kann dank optimierter Betriebszeiten soweit reduziert werden, dass eine batteriebetriebene Laufzeit über mehrere Jahre möglich ist. Allerdings skaliert die Rechenkapazität der bisher vorliegenden Sensorknoten bei Beobachtung von Ereignissen, die eine hohe Abtastauflösung benötigen, schlecht. Eine große Menge von Sensordaten kann ohne eine Vorfilterung der für die Anwendung relevanten Merkmale nur ineffizient durch drahtlose stromsparende Kommunikationsprotokolle verarbeitet werden. Daher werden energieeffiziente, flexible, schnelle und genaue Recheneinheiten benötigt, um wichtige Merkmalen aus den Sensordaten lokal zu extrahieren, ohne das Betriebssystem mit rechenintensiven Tasks zu belasten. Rekonfigurierbare Hardware ist als eine geeignete Zieltechnologie anerkannt,
um diese Anforderungen durch eine Balance zwischen Implementierungsflexibilität, Performanz und Energieeffizienz zu erfüllen.
Obwohl der statische und dynamische Leistungsverbrauch der Field Programmable Gate Arrays (FPGAs) sich oft als nachteilig für Anwendungen mit sehr niedrigem Energieverbrauch darstellte, kommen neueste, auf einem nichtflüchtigen Speicher basierende, programmierbare Logikbausteine als mögliche Lösung, die diese Nachteile aufheben, in Frage. Diese Doktorarbeit überprüft zuerst diese These mit Hilfe eines modularen Sensorknotens, der auf einem Flash-basierenden FPGA aufgebaut ist. Die Kombination einer kurzen und autonomen Betriebsperiode mit Hardwarebeschleunigung ergibt eine effiziente Reduzierung
des Leistungsverbrauchs für den betrachteten Anwendungsbereich.
Allerdings weisen Flash-basierende Bausteine unter Beschränkungen wie lange Konfigurationszeiten und begrenzte Ressourcen auf, die ihre Tauglichkeit für komplexe Datenverarbeitungsaufgaben reduziert. Eine Vorlage einer dynamisch rekonfigurierbaren Architektur, die auf grob-granularen Funktionseinheiten basiert, wird in einem zweiten Teil dieser Arbeit als potentielle Lösung vorgestellt. Das Rechenmodul wird als ein Overlay des FPGAs realisiert und verbessert die Implementierungsfreiheit mit Hilfe eines
standardisierten Programmierungsmodells zur Laufzeit. Für ressourcenbeschränkte Geräte angepasste Mechanismen werden eingeführt, um das Modul virtuell zu rekonfigurieren und den durch diese Konfigurierbarkeit erzeugten Zusatzaufwand zu minimieren.
Diese Architekturvorlage erschließt den Entwurfsraum und vereinfacht die anwendungsspezifische Anpassung der Plattform. Dennoch müssen diese Funktionalitäten durch entsprechende Designwerkzeuge für automatische Erzeugung von Designdateien auf niedriger Ebene unterstützt werden. Hierzu wird ein Softwarewerkzeug eingeführt, um die Architektur und den Ablauf der Hardwarebeschleuniger graphisch zu konfigurieren. Zusätzlich wird ein Middleware-Dienst im Betriebssystem des Sensornetzwerks integriert, um die Kluft zwischen der Hardware und den Designwerkzeugen zu schließen. Dies ermöglicht eine Umprogrammierung aus der Ferne und Ablaufplanung der Hardwarefunktionalität zur Laufzeit.
Zuletzt wird diese Hardware- und Software-Werkzeugkette mit relevanten Anwendungen im Bereich der Zustandsüberwachung bewertet. Die komplexe Analyse von Signalen im betrachteten Abtastfrequenzbereich, wie Schwingungen oder elektrische Ströme, wird für solche Anwendungen oft benötigt. Das vorgestellte System ist somit für die Implementierung bestens geeignet. Die Flexibilität des Konzepts wird mit Hilfe von Algorithmen mit heterogenen algorithmischen Anforderungen gezeigt. Auf Anwendungsanfrage können unterschiedliche Datenverarbeitungsaufgaben auf der Sensorknotenhardware zur Laufzeit beschleunigt werden. | Deutsch |
|
Freie Schlagworte: |
Wireless sensor networks, reconfigurable hardware, condition monitoring, low-power applications, sensor data processing, distributed computing |
Schlagworte: |
Einzelne Schlagworte | Sprache |
---|
Drahtlose Sensornetze, rekonfigurierbare Hardware, Zustandsüberwachung, Low-Power Anwendungen, Sensordatenverarbeitung, verteiltes Rechnen | Deutsch |
|
URN: |
urn:nbn:de:tuda-tuprints-41597 |
Sachgruppe der Dewey Dezimalklassifikatin (DDC): |
600 Technik, Medizin, angewandte Wissenschaften > 620 Ingenieurwissenschaften und Maschinenbau |
Fachbereich(e)/-gebiet(e): |
18 Fachbereich Elektrotechnik und Informationstechnik > Mikroelektronische Systeme 18 Fachbereich Elektrotechnik und Informationstechnik |
Hinterlegungsdatum: |
19 Okt 2014 19:55 |
Letzte Änderung: |
19 Okt 2014 19:55 |
PPN: |
|
Referenten: |
Glesner, Prof. Dr. Manfred ; Hochberger, Prof. Dr. Christian ; de la Torre, Prof. Dr. Eduardo |
Datum der mündlichen Prüfung / Verteidigung / mdl. Prüfung: |
1 September 2014 |
Schlagworte: |
Einzelne Schlagworte | Sprache |
---|
Drahtlose Sensornetze, rekonfigurierbare Hardware, Zustandsüberwachung, Low-Power Anwendungen, Sensordatenverarbeitung, verteiltes Rechnen | Deutsch |
|
Export: |
|
Suche nach Titel in: |
TUfind oder in Google |
![Redaktionelle Details anzeigen Redaktionelle Details anzeigen](/style/images/action_view.png) |
Redaktionelle Details anzeigen |