TU Darmstadt / ULB / TUbiblio

Evaluation of parallel logic simulation using DVSIM

Meister, Gerd :
Evaluation of parallel logic simulation using DVSIM.
In: Hawaii International Conference on System Sciences <29, 1996, Hawaii>: Proceedings. S. 397-406 .
[Konferenz- oder Workshop-Beitrag], (1996)

Typ des Eintrags: Konferenz- oder Workshop-Beitrag (Keine Angabe)
Erschienen: 1996
Autor(en): Meister, Gerd
Titel: Evaluation of parallel logic simulation using DVSIM
Sprache: Englisch
Reihe: Hawaii International Conference on System Sciences <29, 1996, Hawaii>: Proceedings. S. 397-406
Fachbereich(e)/-gebiet(e): Fachbereich Informatik
Hinterlegungsdatum: 19 Nov 2008 16:00
Export:

Optionen (nur für Redakteure)

Eintrag anzeigen Eintrag anzeigen