Die stetige Reduktion der Kanallängen von MOS-Transistoren während der letzten vier Jahrzehnte erreicht aufgrund zu dünner GATEOXIDDICKEN und wegen des Vorhandenseins von KURZKANALEFFEKTEN sowie zu großen Verlustleistungen nach und nach eine natürliche Grenze, da der Leckstrom durch diese Effekte negativ beeinflusst wird. Von den Dual-Gate SOI CMOSFET Bauteilen erwartet man, dass sie die herkömmlichen CMOSFET Transistoren ersetzen werden, da ihre elektrostatischen Eigenschaften besser kontrollierbar sind. In dieser Arbeit wird ein eindimensionales Modell zur analytischen Beschreibung neuartiger Doppelgate SOI CMOSFET Transistoren vorgestellt, mit dem nicht nur das Gleich- und Wechselstromverhalten, sondern auch deren Anwendungsmöglichkeit für Nanoelektronik oder RF MEMS untersucht werden kann. Unsere Methode erlaubt eine genaue Charakterisierung des Bauteils unter allen Betriebsbedingungen, wobei lediglich die Annahmen leichter Substratdotierung und konstanter Elektronenbeweglichkeit gemacht wurden. Die elektrostatischen Potentiale von Silizium, die Inversionsladungen, der Verluststrom und die Kleinsignalparameter werden in Hinblick auf Leit- und Gegenwirkleitwert für Siliziumdicken von 20 nm berechnet. Ebenso enthält diese Arbeit die AC-Analyse eines undotierten symmetrischen SOI MOSFETs. Sie reicht von der Ableitung des Kleinsignal-Schaltkreises über die Auswertung von Anschlussladungen und -kapazitäten bis hin zur Berechnung der Gütefaktoren wie Grenzfrequenz oder maximaler Oszillationsfrequenz. Zusätzlich wird in dieser Arbeit die Idee des kanalspannungsabhängigen asymmetrischen Verhaltens von symmetrischen DG SOI MOSFETs eingeführt. Weiterhin werden die Herausforderungen beschrieben, die die analytische Behandlung asymmetrischer DG SOI MOSFETs mit sich bringt. Hierbei erreicht bzw. übersteigt die Komplexität der mathematischen Gleichungen die Möglichkeiten analytischer Methoden. Um die Modellierung kompakter Bauteile bestmöglich zu unterstützen und diese für die nächste Generation integrierter Schaltkreise verfügbar zu machen, wurde das gesamte analytische Modell eines undotierten DG SOI MOSFETs in der Hardwarebeschreibungssprache Verilog-A implementiert. Die so erhaltene Bibliothek wurde in "Cadence", einem gebräuchlichen Design- und Modellierungstool verwendet. In diesem Zusammenhang wird die Arbeitsweise eines Common-Source Verstärkers analysiert, basierend auf dem oben vorgestellten Verilog-A code des DG SOI MOSFET Transistors. Motiviert durch den in der wissenschaftlichen Gemeinschaft gegenwärtig betriebenen Aufwand, RF MEMS Komponenten und die zugehörigen elektronischen Schaltungen in eine Ein-Chip-Lösung für Sende- und Empfangsmodule zu integrieren, wurden in dieser Arbeit DG SOI MOSFET Schaltungen zusammen mit RF MEMS Resonatoren kombiniert, um On-Chip Frequenzgeneratoren auf einer virtuellen Ebene zu implementieren. In diesem Zusammenhang wird gezeigt, wie "Pertubation"-Methoden angewendet werden können, um nichtlineare Oszillatoren mit Hilfe eines DG SOI MOSFETs und eines RF MEMS Resonators in der positiven Rückkopplungsschleife zu realisieren.