Eine vereinheitlichte Modellierungsmethodik für den Entwurf und den virtuellen Test gemischt analog/digitaler Komponenten

Weber, Jürgen (2008)
Eine vereinheitlichte Modellierungsmethodik für den Entwurf und den virtuellen Test gemischt analog/digitaler Komponenten.
Technische Universität Darmstadt
Dissertation, Erstveröffentlichung

URL / URN: urn:nbn:de:tuda-tuprints-12057

Kurzbeschreibung (Abstract)

Diese Arbeit stellt eine vereinheitlichte Modellierungsmethodik, für den Entwurf und den virtuellen Test von integrierten Mixed-Signal Schaltkreisen, vor. Der Vorteil dieser Methode gegenüber dem aktuellen Stand der Technik ist, dass bei der Modellerstellung alle im Entwurfsablauf vorkommenden Modelleigenschaften berücksichtigt und implementiert werden. Durch die Anwendung modular aufgebauter und konfigurierbarer Verhaltensmodelle, können die Anforderungen und Aufgaben während der unterschiedlichen IC-Entwicklungsstadien, wie z.B. Schaltungsdesign und –verifikation oder Testentwicklung, flexibel erfüllt und bewältigt werden. Darüber hinaus werden verschiedene Modellabstraktionsklassen eingeführt, die sich im Detaillierungsgrad sowie in der Abbildung der Schaltungstopologie unterscheiden. Mit diesen Modellierungstechniken konnten HDL-Modelle geschaffen werden, deren Verhalten durch Aktivieren oder Deaktivieren von Modelleigenschaften optimal an die spezifischen Simulationsaufgaben bzw. –anforderungen anpassbar sind, was zu erheblicher Zeitersparnis im Verifikationsprozess führt. Am Beispiel eines ICs (Antennentreiber für Passiv Entry/Go Systeme) aus dem Automobilbereich wird der potentielle Performancegewinn sowohl in der Schaltungsentwicklung als auch bei der Testentwicklung durch Anwendung der Modellierungsmethoden nachgewiesen. Hierbei konnte die Performance durch die Entwicklung und den Einsatz konfigurierbarer MOSFET Verilog-A Modelle, welche die Fähigkeit besitzen bestimmte Transistoreigenschaften ein- oder auszublenden, noch weiter gesteigert werden.

Typ des Eintrags:

Dissertation

Erschienen:

2008

Autor(en):

Weber, Jürgen

Art des Eintrags:

Erstveröffentlichung

Titel:

Eine vereinheitlichte Modellierungsmethodik für den Entwurf und den virtuellen Test gemischt analog/digitaler Komponenten

Sprache:

Deutsch

Referenten:

Huss, Prof. Sorin ; Hedrich, Prof. Lars

Publikationsjahr:

5 Dezember 2008

Ort:

Darmstadt

Verlag:

Technische Universität

Datum der mündlichen Prüfung:

8 Oktober 2008

URL / URN:

urn:nbn:de:tuda-tuprints-12057

Kurzbeschreibung (Abstract):

Alternatives oder übersetztes Abstract:

Alternatives Abstract

Sprache

This work represents a unified modeling method for the design and the virtual test of integrated mixed-signal circuits. Compared to the state-of-the-art the advantage of this method is, that when creating the models, all model properties occurring in the design process, will be taken into account and implemented. By applying modularly structured and configurable behavior models, the requirements and tasks during the different IC development phases, like circuit design and verification or test development, can be flexible fulfilled and coped with. Moreover, different model abstraction classes have been introduced, which differ in their level of detail as well as in mapping circuit topologies. With these modeling techniques HDL models can be created, whose behavior optimally can be adjusted to specific simulation tasks and requirements, by activating or deactivating model properties, resulting in considerable time savings in the verification process. Taking an IC (antenna driver for passive entry/go systems) from the automotive domain as an example, performance gains in the circuit and in the test development phase could be proven. Hereby the performance further could be increased by developing and applying configurable MOSFET Verilog-A models, which have the feature to switch on or off specific transistor characteristics.

Englisch

Freie Schlagworte:

Verhaltensmodellierung, HDL-Modell, Verilog-A/AMS, Modellierungsmethodik, Virtueller Test, IC-Entwicklung, Mixed-Signal, Halbleiter

Sachgruppe der Dewey Dezimalklassifikatin (DDC):

500 Naturwissenschaften und Mathematik > 500 Naturwissenschaften
000 Allgemeines, Informatik, Informationswissenschaft > 000 Allgemeines, Wissenschaft
600 Technik, Medizin, angewandte Wissenschaften > 620 Ingenieurwissenschaften und Maschinenbau
000 Allgemeines, Informatik, Informationswissenschaft > 004 Informatik
600 Technik, Medizin, angewandte Wissenschaften > 600 Technik

Fachbereich(e)/-gebiet(e):

18 Fachbereich Elektrotechnik und Informationstechnik

Hinterlegungsdatum:

22 Dez 2008 08:04

Letzte Änderung:

26 Aug 2018 21:25

PPN:

Referenten:

Huss, Prof. Sorin ; Hedrich, Prof. Lars

Datum der mündlichen Prüfung / Verteidigung / mdl. Prüfung:

8 Oktober 2008

Export: