Schlachta, Clemens (2007)
Ein Verfahren zur Verbesserung der Energieeffizienz durch Ladungsrückgewinnung in Digitalschaltungen.
Technische Universität Darmstadt
Dissertation, Erstveröffentlichung
Kurzbeschreibung (Abstract)
Die vorliegende Arbeit befasst sich mit der Reduzierung der Verlustleistung in digitalen Schaltungen durch Optimierung auf schaltungstechnischer Ebene. Die Verminderung der Verlustleistung gewinnt eine immer größere Bedeutung, da auf der einen Seite bei Hochleistungsschaltkreisen wie Mikroprozessoren die Möglichkeiten der Weiterentwicklung durch die nicht beliebig steigerbare Verlustleistung begrenzt wird, auf der anderen Seite bei mobilen Geräten die verfügbare Energie zu Kompromissen zwischen Betriebsdauer, Funktion und Gewicht zwingt. Ein in der Literatur vorgeschlagener Ansatz ist der Entwurf neuer Logikfamilien, die von der Überlegung ausgehen, dass die Eingänge von digitalen CMOS-Gattern nahezu reine kapazitive Lasten darstellen. Analysiert man digitale CMOS-Schaltungen mit den Werkzeugen der Wechselstromlehre, so zeigt sich, dass beim Umladen der Eingänge von CMOS-Gattern weitgehend nur Blindleistung auftritt. Der Wirkleistungsumsatz als zu vermindernde Größe entsteht in den Schalttransistoren in den Ausgängen der Gatter beim Umschalten zwischen den Logikpegeln. Logische Schaltungen, die das Prinzip des weitgehend wirkleistungsfreien Betriebs umsetzen, stellen das Konzept der adiabatischen Logik dar, die nahezu keinen Energieaustausch mit der Umgebung wie Leistungseinspeisung oder Wärmeableitung erfordert. Als Alternative zum klassischen Aufbau von Logikgattern bietet sich das Umladen mittels Leistungsoszillatoren wie LC-Schwingkreisen an, mit entsprechend modifizierten Logikgattern. Im Wesentlichen stehen für die erforderlichen Anpassungen der Gatter zwei Wege zur Verfügung: Der eine Ansatz sind dynamische adiabatische Logikfamilien, die gute Wirkungsgrade bei hohen Schaltaktivitäten erreichen, deren Wirkungsgrad jedoch kaum mit der Schaltaktivität skaliert. Zudem sind diese Logikfamilien nicht direkt kompatibel zu CMOS-Gattern als heute weitest-verbreiteter Schaltungsstruktur. Dies ist ein besonderer Nachteil, da CMOS-Gatter viele Vorteile - wie hohe Schaltgeschwindigkeit, geringe Transistorzahl und geringe statische Leistungsaufnahme - vereinen. Aus dieser Sicht ist die Mischbarkeit der Logikfamilien wünschenswert, optimal ist eine Entscheidbarkeit für jedes einzelne Netz oder Gatter. Der zweite Ansatz ist statische adiabatische Logik, die die Funktionsweise von CMOS-Gattern in adiabatischer Logik nachbildet. Diese Logikfamilien benötigen jedoch Dioden zur Entkopplung der Ausgänge, um mehrere Gatter mit einem gemeinsamen Leistungsoszillator betreiben zu können. Die Dioden können dabei sowohl pn-Übergänge wie auch als Dioden geschaltete MOSFETs sein. In beiden Fällen treten jedoch deutliche Flussspannungsverluste auf, die den Einsatz auf Schaltungen mit heute zumindest bei Hochleistungsbauteilen nicht mehr üblichen Versorgungsspannungen beschränken. Da der Ansatz statischer adiabatischer Logik sehr attraktiv ist, stellt sich die Frage nach der Weiterentwickelbarkeit, insbesondere hinsichtlich geringer Versorgungsspannungen. Als Gegenstand dieser Arbeit wird ein Diodenelement eingeführt, mit dem sich unter Verwendung der Eigenschaften von Bipolartransistoren Diodenfunktionen realisieren lassen, deren Flussspannung deutlich unter der Flussspannung klassischer Dioden liegt. Dies erlaubt auch den Einsatz statischer adiabatischer Gatter bei geringeren Versorgungsspannungen und bei gleichzeitigem Erreichen guter Wirkungsgrade. Im Rahmen der Arbeit wird dieses Diodenelement auf schaltungstechnischer Ebene mittels Simulationen als auch mit einem Versuchs-ASIC untersucht, zudem werden die prinzipiell erreichbaren Wirkungsgrade analysiert und ein theoretisches Modell zur einfachen Abschätzung des erreichbaren Wirkungsgrads entwickelt. Abgeschlossen wird die Arbeit mit einem Vorschlag für die Einbindung in den heute üblichen Entwurfsablauf von höchstintegrierten Schaltkreisen.
| Typ des Eintrags: |
Dissertation
|
| Erschienen: |
2007 |
| Autor(en): |
Schlachta, Clemens |
| Art des Eintrags: |
Erstveröffentlichung |
| Titel: |
Ein Verfahren zur Verbesserung der Energieeffizienz durch Ladungsrückgewinnung in Digitalschaltungen |
| Sprache: |
Deutsch |
| Referenten: |
Kostka, Prof.Dr. Arno |
| Berater: |
Glesner, Prof.Dr.Dr Manfred |
| Publikationsjahr: |
18 September 2007 |
| Ort: |
Darmstadt |
| Verlag: |
Technische Universität |
|
Datum der mündlichen Prüfung: |
18 September 2006 |
| URL / URN: |
urn:nbn:de:tuda-tuprints-8727 |
| Kurzbeschreibung (Abstract): |
Die vorliegende Arbeit befasst sich mit der Reduzierung der Verlustleistung in digitalen Schaltungen durch Optimierung auf schaltungstechnischer Ebene. Die Verminderung der Verlustleistung gewinnt eine immer größere Bedeutung, da auf der einen Seite bei Hochleistungsschaltkreisen wie Mikroprozessoren die Möglichkeiten der Weiterentwicklung durch die nicht beliebig steigerbare Verlustleistung begrenzt wird, auf der anderen Seite bei mobilen Geräten die verfügbare Energie zu Kompromissen zwischen Betriebsdauer, Funktion und Gewicht zwingt. Ein in der Literatur vorgeschlagener Ansatz ist der Entwurf neuer Logikfamilien, die von der Überlegung ausgehen, dass die Eingänge von digitalen CMOS-Gattern nahezu reine kapazitive Lasten darstellen. Analysiert man digitale CMOS-Schaltungen mit den Werkzeugen der Wechselstromlehre, so zeigt sich, dass beim Umladen der Eingänge von CMOS-Gattern weitgehend nur Blindleistung auftritt. Der Wirkleistungsumsatz als zu vermindernde Größe entsteht in den Schalttransistoren in den Ausgängen der Gatter beim Umschalten zwischen den Logikpegeln. Logische Schaltungen, die das Prinzip des weitgehend wirkleistungsfreien Betriebs umsetzen, stellen das Konzept der adiabatischen Logik dar, die nahezu keinen Energieaustausch mit der Umgebung wie Leistungseinspeisung oder Wärmeableitung erfordert. Als Alternative zum klassischen Aufbau von Logikgattern bietet sich das Umladen mittels Leistungsoszillatoren wie LC-Schwingkreisen an, mit entsprechend modifizierten Logikgattern. Im Wesentlichen stehen für die erforderlichen Anpassungen der Gatter zwei Wege zur Verfügung: Der eine Ansatz sind dynamische adiabatische Logikfamilien, die gute Wirkungsgrade bei hohen Schaltaktivitäten erreichen, deren Wirkungsgrad jedoch kaum mit der Schaltaktivität skaliert. Zudem sind diese Logikfamilien nicht direkt kompatibel zu CMOS-Gattern als heute weitest-verbreiteter Schaltungsstruktur. Dies ist ein besonderer Nachteil, da CMOS-Gatter viele Vorteile - wie hohe Schaltgeschwindigkeit, geringe Transistorzahl und geringe statische Leistungsaufnahme - vereinen. Aus dieser Sicht ist die Mischbarkeit der Logikfamilien wünschenswert, optimal ist eine Entscheidbarkeit für jedes einzelne Netz oder Gatter. Der zweite Ansatz ist statische adiabatische Logik, die die Funktionsweise von CMOS-Gattern in adiabatischer Logik nachbildet. Diese Logikfamilien benötigen jedoch Dioden zur Entkopplung der Ausgänge, um mehrere Gatter mit einem gemeinsamen Leistungsoszillator betreiben zu können. Die Dioden können dabei sowohl pn-Übergänge wie auch als Dioden geschaltete MOSFETs sein. In beiden Fällen treten jedoch deutliche Flussspannungsverluste auf, die den Einsatz auf Schaltungen mit heute zumindest bei Hochleistungsbauteilen nicht mehr üblichen Versorgungsspannungen beschränken. Da der Ansatz statischer adiabatischer Logik sehr attraktiv ist, stellt sich die Frage nach der Weiterentwickelbarkeit, insbesondere hinsichtlich geringer Versorgungsspannungen. Als Gegenstand dieser Arbeit wird ein Diodenelement eingeführt, mit dem sich unter Verwendung der Eigenschaften von Bipolartransistoren Diodenfunktionen realisieren lassen, deren Flussspannung deutlich unter der Flussspannung klassischer Dioden liegt. Dies erlaubt auch den Einsatz statischer adiabatischer Gatter bei geringeren Versorgungsspannungen und bei gleichzeitigem Erreichen guter Wirkungsgrade. Im Rahmen der Arbeit wird dieses Diodenelement auf schaltungstechnischer Ebene mittels Simulationen als auch mit einem Versuchs-ASIC untersucht, zudem werden die prinzipiell erreichbaren Wirkungsgrade analysiert und ein theoretisches Modell zur einfachen Abschätzung des erreichbaren Wirkungsgrads entwickelt. Abgeschlossen wird die Arbeit mit einem Vorschlag für die Einbindung in den heute üblichen Entwurfsablauf von höchstintegrierten Schaltkreisen. |
|
Alternatives oder übersetztes Abstract: |
|
Alternatives Abstract | Sprache |
|---|
The presented work is concerned with the reduction of power dissipation in digital circuits by optimizations on circuit level. The reduction of power dissipation gets a still increasing importance. On one hand the chances for further development of high performance components like microprocessors are bounded by the limited possible power dissipation. On the other hand, the limited energy resources of mobile devices enforce to find a compromise between operating time, features and weight of the device. A propose given by literature is the design of new logic families which are based on the thought that inputs of CMOS gates are nearly true capacitive loads. An analysis of the charging process of the inputs from digital CMOS circuits with the methods of circuit theory shows that the dominating component is reactive power. The effective power is mostly dissipated in the switching transistors in the outputs of the gates. In contrast, theory predicts that it is possible to implement logic circuits which have nearly no effective power consumption or heat transfer to the environment. This kind of logic is called adiabatic logic. As an alternative to the established abrupt switching logic gates the charging by power oscillators like LC-oscillators is suited, using therefor adapted gates. In the main there are two possibilities for the necessary adaptations: One possibility are dynamic adiabatic gates, which achieve good efficiency at high switching rates, but efficiency scales poorly with the switching activity. Furthermore, these logic families are not compatible to CMOS-gates as most established logic circuit structure. This is an enormous disadvantage, especially when compared to CMOS-gates with its many desirable benefits like high switching speed, low transistor count and low static power dissipation. From this point of view, a logic family is desired which can be interchanged with CMOS logic, in optimum case the decision between CMOS logic and adiabatic logic can be made for every single net or gate. The second concept is the static adiabatic logic, which realizes the function principle of CMOS gates in adiabatic logic. However, this kind of logic family require diodes to separate outputs with different states to enable operation from a single power oscillator. These diodes can be realized with junction diodes or MOSFETs connected as diodes. In both cases voltage drops are considered which limit the use of the gates to circuits with supply voltages beyond the supply voltages for current high performance circuits. Since the concept of static adiabatic logic is very promising the possibilities for further development are of interest, especially for lower supply voltages. As topic of this work a diode element is introduced which realizes a diode function using the characteristics of bipolar transistors. The diode element achieves a forward voltage significantly lower than the forward voltage of junction diodes. This enables the use of static adiabatic logic for lower supply voltages, still achieving good efficiencies. As scope of this work, the diode element is evaluated on circuit level with simulations and a test-ASIC. Furthermore, the achievable efficiencies are estimated and a theoretical model for the simplified calculation of the achievable efficiency is developed. The work is concluded with a propose for the integration of the diode element in the established design flow for integrated circuits. | Englisch |
|
| Sachgruppe der Dewey Dezimalklassifikatin (DDC): |
600 Technik, Medizin, angewandte Wissenschaften > 620 Ingenieurwissenschaften und Maschinenbau |
| Fachbereich(e)/-gebiet(e): |
18 Fachbereich Elektrotechnik und Informationstechnik |
| Hinterlegungsdatum: |
17 Okt 2008 09:22 |
| Letzte Änderung: |
26 Aug 2018 21:25 |
| PPN: |
|
| Referenten: |
Kostka, Prof.Dr. Arno |
|
Datum der mündlichen Prüfung / Verteidigung / mdl. Prüfung: |
18 September 2006 |
| Export: |
|
| Suche nach Titel in: |
TUfind oder in Google |
 |
Frage zum Eintrag |
Optionen (nur für Redakteure)
 |
Redaktionelle Details anzeigen |
Drucken
Impressum