TU Darmstadt / ULB / TUbiblio

Anwendungsmöglichkeiten von Bounded Model Checking und affiner Arithmetik für die Verifikation von Analogschaltungen

Ehrenfried, A. ; Scholz, Daniel ; Welp, T. :
Anwendungsmöglichkeiten von Bounded Model Checking und affiner Arithmetik für die Verifikation von Analogschaltungen.
In: Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen : 9. ITG/GI/GMM Workshop, <9, 2006, Dresden> Bernd Straube ... (Hrsg.). - Dresden 2006. - S. 114-121 ISBN: 3-9810287-1-6 .
[Konferenz- oder Workshop-Beitrag], (2006)

Typ des Eintrags: Konferenz- oder Workshop-Beitrag (Keine Angabe)
Erschienen: 2006
Autor(en): Ehrenfried, A. ; Scholz, Daniel ; Welp, T.
Titel: Anwendungsmöglichkeiten von Bounded Model Checking und affiner Arithmetik für die Verifikation von Analogschaltungen
Sprache: Deutsch
Reihe: Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen : 9. ITG/GI/GMM Workshop, <9, 2006, Dresden> Bernd Straube ... (Hrsg.). - Dresden 2006. - S. 114-121 ISBN: 3-9810287-1-6
Fachbereich(e)/-gebiet(e): Fachbereich Rechts- und Wirtschaftswissenschaften
Fachbereich Elektrotechnik und Informationstechnik
Fachbereich Rechts- und Wirtschaftswissenschaften > Betriebswirtschaftliche Fachgebiete > Operations Research
Fachbereich Rechts- und Wirtschaftswissenschaften > Betriebswirtschaftliche Fachgebiete
Hinterlegungsdatum: 20 Nov 2008 08:23
Export:

Optionen (nur für Redakteure)

Eintrag anzeigen Eintrag anzeigen