Ehrenfried, A. ; Scholz, Daniel ; Welp, T. (2006)
Anwendungsmöglichkeiten von Bounded Model Checking und affiner Arithmetik für die Verifikation von Analogschaltungen.
Konferenzveröffentlichung, Bibliographie
| Typ des Eintrags: | Konferenzveröffentlichung |
|---|---|
| Erschienen: | 2006 |
| Autor(en): | Ehrenfried, A. ; Scholz, Daniel ; Welp, T. |
| Art des Eintrags: | Bibliographie |
| Titel: | Anwendungsmöglichkeiten von Bounded Model Checking und affiner Arithmetik für die Verifikation von Analogschaltungen |
| Sprache: | Deutsch |
| Publikationsjahr: | 2006 |
| Reihe: | Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen : 9. ITG/GI/GMM Workshop, <9, 2006, Dresden> Bernd Straube ... (Hrsg.). - Dresden 2006. - S. 114-121 ISBN: 3-9810287-1-6 |
| Fachbereich(e)/-gebiet(e): | 01 Fachbereich Rechts- und Wirtschaftswissenschaften 18 Fachbereich Elektrotechnik und Informationstechnik 01 Fachbereich Rechts- und Wirtschaftswissenschaften > Betriebswirtschaftliche Fachgebiete > Operations Research 01 Fachbereich Rechts- und Wirtschaftswissenschaften > Betriebswirtschaftliche Fachgebiete |
| Hinterlegungsdatum: | 20 Nov 2008 08:23 |
| Letzte Änderung: | 05 Mär 2013 09:07 |
| PPN: | |
| Export: | |
| Suche nach Titel in: | TUfind oder in Google |
 |
Frage zum Eintrag |
Optionen (nur für Redakteure)
 |
Redaktionelle Details anzeigen |
Drucken
Impressum