TU Darmstadt / ULB / TUbiblio

Regularization of hierarchical VHDL-AMS models using bipartite graphs

Mades, Jochen ; Glesner, Manfred :
Regularization of hierarchical VHDL-AMS models using bipartite graphs.
In: Design Automation Conference <Association for Computing Machinery, 39, 2002, New Orleans, La.>: DAC 2002, proceedings.- New York, NY: ACM Order Dept., 2002.- ISBN 1-583-13538-6.- CD-ROM . ACM Order Dept. , New York, NY
[Konferenz- oder Workshop-Beitrag], (2002)

Typ des Eintrags: Konferenz- oder Workshop-Beitrag (Keine Angabe)
Erschienen: 2002
Autor(en): Mades, Jochen ; Glesner, Manfred
Titel: Regularization of hierarchical VHDL-AMS models using bipartite graphs
Sprache: Englisch
Reihe: Design Automation Conference <Association for Computing Machinery, 39, 2002, New Orleans, La.>: DAC 2002, proceedings.- New York, NY: ACM Order Dept., 2002.- ISBN 1-583-13538-6.- CD-ROM
Ort: New York, NY
Verlag: ACM Order Dept.
Fachbereich(e)/-gebiet(e): Fachbereich Elektrotechnik und Informationstechnik
Hinterlegungsdatum: 20 Nov 2008 08:15
Export:

Optionen (nur für Redakteure)

Eintrag anzeigen Eintrag anzeigen