TU Darmstadt / ULB / TUbiblio

A linear model for high-level delay estimation in VDSM on-chip interconnects

Murgan, Tudor ; Garcia Ortiz, Alberto ; Petrov, Mihail ; Glesner, Manfred :
A linear model for high-level delay estimation in VDSM on-chip interconnects.
In: Conference proceedings / IEEE International Symposium on Circuits and Systems (ISCAS) : May 23 - 26, 2005, International Conference Center, Kobe, Japan / cosponsored by the Institute of Electrical and Electronics Engineers, Circuits and Systems Society .. . IEEE Service Center , Piscataway, NJ
[Konferenz- oder Workshop-Beitrag], (2005)

Typ des Eintrags: Konferenz- oder Workshop-Beitrag (Keine Angabe)
Erschienen: 2005
Autor(en): Murgan, Tudor ; Garcia Ortiz, Alberto ; Petrov, Mihail ; Glesner, Manfred
Titel: A linear model for high-level delay estimation in VDSM on-chip interconnects
Sprache: Englisch
Reihe: Conference proceedings / IEEE International Symposium on Circuits and Systems (ISCAS) : May 23 - 26, 2005, International Conference Center, Kobe, Japan / cosponsored by the Institute of Electrical and Electronics Engineers, Circuits and Systems Society ..
Ort: Piscataway, NJ
Verlag: IEEE Service Center
Fachbereich(e)/-gebiet(e): Fachbereich Elektrotechnik und Informationstechnik
Hinterlegungsdatum: 20 Nov 2008 08:24
Export:

Optionen (nur für Redakteure)

Eintrag anzeigen Eintrag anzeigen