TU Darmstadt / ULB / TUbiblio

A linear model for high-level delay estimation in VDSM on-chip interconnects

Murgan, Tudor ; Garcia Ortiz, Alberto ; Petrov, Mihail ; Glesner, Manfred (2005)
A linear model for high-level delay estimation in VDSM on-chip interconnects.
Konferenzveröffentlichung, Bibliographie

Typ des Eintrags: Konferenzveröffentlichung
Erschienen: 2005
Autor(en): Murgan, Tudor ; Garcia Ortiz, Alberto ; Petrov, Mihail ; Glesner, Manfred
Art des Eintrags: Bibliographie
Titel: A linear model for high-level delay estimation in VDSM on-chip interconnects
Sprache: Englisch
Publikationsjahr: 2005
Ort: Piscataway, NJ
Verlag: IEEE Service Center
Reihe: Conference proceedings / IEEE International Symposium on Circuits and Systems (ISCAS) : May 23 - 26, 2005, International Conference Center, Kobe, Japan / cosponsored by the Institute of Electrical and Electronics Engineers, Circuits and Systems Society ..
Fachbereich(e)/-gebiet(e): 18 Fachbereich Elektrotechnik und Informationstechnik
Hinterlegungsdatum: 20 Nov 2008 08:24
Letzte Änderung: 05 Mär 2013 09:09
PPN:
Export:
Suche nach Titel in: TUfind oder in Google
Frage zum Eintrag Frage zum Eintrag

Optionen (nur für Redakteure)
Redaktionelle Details anzeigen Redaktionelle Details anzeigen