TU Darmstadt / ULB / TUbiblio

Evaluation and run-time optimization of on-chip communication structures in reconfigurable architectures

Murgan, Tudor ; Petrov, Mihail ; Garcia Ortiz, Alberto ; Ludewig, Ralf ; Zipf, Peter ; Hollstein, Thomas ; Glesner, Manfred ; Oelkrug, Bernhard ; Brakensiek, Jörg :
Evaluation and run-time optimization of on-chip communication structures in reconfigurable architectures.
In: Field-programmable logic and applications : 13th international conference ; proceedings / FPL 2003, Lisbon, Portugal, September 1 - 3, 2003. Peter Y. K. Cheung ... (ed.)- Berlin [u.a.] : Springer, 2003.- XXVI, 1179 S. : graph. Darst.- (Lecture notes in co .
[Konferenz- oder Workshop-Beitrag], (2003)

Typ des Eintrags: Konferenz- oder Workshop-Beitrag (Keine Angabe)
Erschienen: 2003
Autor(en): Murgan, Tudor ; Petrov, Mihail ; Garcia Ortiz, Alberto ; Ludewig, Ralf ; Zipf, Peter ; Hollstein, Thomas ; Glesner, Manfred ; Oelkrug, Bernhard ; Brakensiek, Jörg
Titel: Evaluation and run-time optimization of on-chip communication structures in reconfigurable architectures
Sprache: Englisch
Reihe: Field-programmable logic and applications : 13th international conference ; proceedings / FPL 2003, Lisbon, Portugal, September 1 - 3, 2003. Peter Y. K. Cheung ... (ed.)- Berlin [u.a.] : Springer, 2003.- XXVI, 1179 S. : graph. Darst.- (Lecture notes in co
Fachbereich(e)/-gebiet(e): Fachbereich Elektrotechnik und Informationstechnik
Hinterlegungsdatum: 20 Nov 2008 08:18
Export:

Optionen (nur für Redakteure)

Eintrag anzeigen Eintrag anzeigen