TU Darmstadt / ULB / TUbiblio

Planar Electrostatically Doped Reconfigurable Schottky Barrier FDSOI Field-Effect Transistor Structures

Krauss, Tillmann Adrian (2019):
Planar Electrostatically Doped Reconfigurable Schottky Barrier FDSOI Field-Effect Transistor Structures.
Darmstadt, Technische Universität, [Online-Edition: https://tuprints.ulb.tu-darmstadt.de/8771],
[Ph.D. Thesis]

Abstract

In the last 50 years, our economy and society have obviously been influenced and shaped to a great extent by electronic devices. This substantial impact of electronics is the result of a continuous performance improvement based on the scaling, i.e. shrinking, of MOSFET devices in complementary integrated circuits, following Moore's law. As the MOSFET feature sizes are approaching atomistic dimensions, the scaling trend slowed down considerably and is even threatened for sub-10 nm technology nodes. Further, additional advancements are increasingly difficult to realize both from the technological and especially the economical perspective. Therefore, technologies that have the potential to supersede the CMOS technology in the future are the topic of intensive investigation by both researchers and the industry. An attractive solution is the leveraging of existing semiconductor technologies based on emerging research devices (ERD) offering novel characteristics, which enable new circuit architectures in future nanoscale logic circuits. A possible ERD contender are polarity controllable or reconfigurable MOSFET (RFET) concepts. Generally, RFET devices are able to switch between n- and p-type conduction by the application of an electrical signal. Therefore, RFET promise increased complex systems with a lower device count decreasing the costs per basic logic function based on their higher logic expressiveness.

The focus of this work lies in the successful transfer of a predecessor silicon nanowire (NW) RFET technology into a planar RFET device, while simultaneously optimizing the resulting RFET for reconfigurable as well as conventional CMOS circuits.

As for the predecessor NW RFET, the planar approach features a doping-less CMOS compatible fabrication process on a conventional SOI substrate and obtains its reconfigurability by electrostatic doping. The device can be regarded as a entanglement of two MOSFET in one structure, i.e. a depletion mode FET centered on top of a backside enhancement mode Schottky barrier FET (SBFET). The backside SBFET establishes the conductive channel consisting of the desired charge carrier type via an appropriate potential on its gate electrode. The topside FET controls the charge carrier flow between source and drain by locally depleting this channel given an opposite potential on its gate electrode with respect to the backside gate electrode.

Two generations of devices have been successfully processed, while different gate electrode materials, i.e. nickel, aluminum and reactively sputtered tungsten-titanium-nitride, have been introduced to the device structure. As n- and p-type symmetry of the very same device is essential for RFET circuit design, tungsten-titanium-nitride is experimentally identified as a possible mid-gap metal gate electrode for RFET devices. Also, a Schottky barrier adjustment process for ideal n- and p-type symmetry based on silicide induced dopant segregation is experimentally demonstrated.

Extensive electrical characterizations supported by calibrated TCAD simulations are presented, demonstrating experimental sub-threshold slopes of 65 mV/dec and on-to-off current ratios of over 9 decades. Based on TCAD simulations and supported by experimental results, the design space of the device concept is explored in order to gather predictive results for future scaled device optimization. Further, the high temperature (HT) performance is evaluated and compared to the predecessor NW RFET devices as well as to a state-of-the-art industrial high reliability HT MOSFET clearly illustrating the on par performance of the planar RFET concept with respect to off-state leakage current.

Item Type: Ph.D. Thesis
Erschienen: 2019
Creators: Krauss, Tillmann Adrian
Title: Planar Electrostatically Doped Reconfigurable Schottky Barrier FDSOI Field-Effect Transistor Structures
Language: English
Abstract:

In the last 50 years, our economy and society have obviously been influenced and shaped to a great extent by electronic devices. This substantial impact of electronics is the result of a continuous performance improvement based on the scaling, i.e. shrinking, of MOSFET devices in complementary integrated circuits, following Moore's law. As the MOSFET feature sizes are approaching atomistic dimensions, the scaling trend slowed down considerably and is even threatened for sub-10 nm technology nodes. Further, additional advancements are increasingly difficult to realize both from the technological and especially the economical perspective. Therefore, technologies that have the potential to supersede the CMOS technology in the future are the topic of intensive investigation by both researchers and the industry. An attractive solution is the leveraging of existing semiconductor technologies based on emerging research devices (ERD) offering novel characteristics, which enable new circuit architectures in future nanoscale logic circuits. A possible ERD contender are polarity controllable or reconfigurable MOSFET (RFET) concepts. Generally, RFET devices are able to switch between n- and p-type conduction by the application of an electrical signal. Therefore, RFET promise increased complex systems with a lower device count decreasing the costs per basic logic function based on their higher logic expressiveness.

The focus of this work lies in the successful transfer of a predecessor silicon nanowire (NW) RFET technology into a planar RFET device, while simultaneously optimizing the resulting RFET for reconfigurable as well as conventional CMOS circuits.

As for the predecessor NW RFET, the planar approach features a doping-less CMOS compatible fabrication process on a conventional SOI substrate and obtains its reconfigurability by electrostatic doping. The device can be regarded as a entanglement of two MOSFET in one structure, i.e. a depletion mode FET centered on top of a backside enhancement mode Schottky barrier FET (SBFET). The backside SBFET establishes the conductive channel consisting of the desired charge carrier type via an appropriate potential on its gate electrode. The topside FET controls the charge carrier flow between source and drain by locally depleting this channel given an opposite potential on its gate electrode with respect to the backside gate electrode.

Two generations of devices have been successfully processed, while different gate electrode materials, i.e. nickel, aluminum and reactively sputtered tungsten-titanium-nitride, have been introduced to the device structure. As n- and p-type symmetry of the very same device is essential for RFET circuit design, tungsten-titanium-nitride is experimentally identified as a possible mid-gap metal gate electrode for RFET devices. Also, a Schottky barrier adjustment process for ideal n- and p-type symmetry based on silicide induced dopant segregation is experimentally demonstrated.

Extensive electrical characterizations supported by calibrated TCAD simulations are presented, demonstrating experimental sub-threshold slopes of 65 mV/dec and on-to-off current ratios of over 9 decades. Based on TCAD simulations and supported by experimental results, the design space of the device concept is explored in order to gather predictive results for future scaled device optimization. Further, the high temperature (HT) performance is evaluated and compared to the predecessor NW RFET devices as well as to a state-of-the-art industrial high reliability HT MOSFET clearly illustrating the on par performance of the planar RFET concept with respect to off-state leakage current.

Place of Publication: Darmstadt
Divisions: 18 Department of Electrical Engineering and Information Technology
18 Department of Electrical Engineering and Information Technology > Institute for Semiconductor Technology and Nano-Electronics
Date Deposited: 30 Jun 2019 19:55
Official URL: https://tuprints.ulb.tu-darmstadt.de/8771
URN: urn:nbn:de:tuda-tuprints-87718
Referees: Schwalke, Prof. Dr. Udo and Schmitz, Prof. Dr. Jurriaan
Refereed / Verteidigung / mdl. Prüfung: 26 April 2019
Alternative Abstract:
Alternative abstract Language
Unsere Wirtschaft sowie auch unsere Gesellschaft wurden in den vergangenen 50 Jahren durch elektronische Innovationen maßgeblich geprägt. Dieser große Einfluss der Elektronik basiert insbesondere auf deren kontinuierlichen Verbesserung durch Skalierung bzw. Verkleinerung der zentralen MOSFET Bauelemente in komplementären integrierten Schaltkreisen - auch bekannt unter der Mooreschen Gesetzmäßigkeit. In naher Zukunft werden sich die kleinsten Strukturgrößen dieser Bauelemente atomaren Dimensionen annähren. Aufgrund der damit steigenden Komplexiät der Herstellung, verlangsamt sich dieser Skalierungstrend und kommt unter Umständen im Bereich von sub-10 nm Technologieknoten vollständig zum Erliegen. Aus diesem Grund sind neue Technologien, welche zukünftig potential die CMOS Technologie ersetzen könnten, ein Forschungsschwerpunkt von Wissenschaft und Industrie. Auf Basis existierender Halbleiterfertigungsprozesse bieten hierzu neuartige Bauelemente mit speziellen Charakteristiken vielversprechende Lösungen, um innovative Schaltungsarchitekturen in nanoskaligen integrierten Logikschaltungen zu ermöglichen. Ein Anwärter aus diesem Forschungsbereich sind polarititätskontrollierbare bzw. rekonfigurierbare MOSFET (RFET) Konzepte. Diese RFET Bauelemente können, im Gegensatz zu herkömmlichen MOSFETs, mit Hilfe eines elektrischen Signals zwischen n- und p-Typ Leitungsmechanismus umgeschaltet werden. Diese Wahlmöglichkeit verspricht, komplexere Systeme mit geringer Bauelementanzahl und geringeren Kosten pro logischer Funktion herzustellen. Der Fokus dieser Arbeit liegt sowohl auf der Demonstration des erfolgreichen Transfers einer Silizium Nanodraht RFET Vorläufertechnologie in eine planare RFET Bauelementarchitektur als auch der parallelen Optimierung dieser für rekonfigurierbare sowie konventionelle CMOS Schaltungen. Analog zu den vorausgegangenen Nanodraht RFET zeichnet sich der planare Ansatz durch einen dotierstofffreien CMOS kompatiblen Herstellungsprozess auf Basis eines konventionellen SOI Substrates aus und erlangt seine Rekonfigurierbarkeit durch elektrostatische Dotierung. Das planare Bauelement kann als eine Verknüpfung von zwei MOSFETs in einer gemeinsamen Struktur betrachtet werden. Diese Transistorstruktur besteht aus einem mittig oberseitigen Verarmungstyp FET, der auf einen rückseitigen Schottky Barriere Anreicherungstyp FET (SBFET) aufbaut. Der rückseitige SBFET etabliert dabei wahlweise den leitfähigen n- oder p-Kanal durch ein entsprechend angelegtes elektrisches Potential auf dessen Gate-Elektrode. Die eigentliche Kontrolle des Ladungsträgerflusses zwischen Quelle und Senke wird durch den oberseitigen FET mittels einer lokalen Verarmung des rückseitigen Kanals über ein gegensätzliches Potential auf der oberseitigen Gate-Elektrode realisiert. Zwei Generationen planarer RFET Bauelemente wurden erfolgreich prozessiert. Dabei wurden verschiedene Gate-Elektrodenmaterialien, wie beispielsweise Nickel, Aluminium und reaktiv kathodenzerstäubtes Wolfram-Titan-Nitrid untersucht. So konnte unter anderem experimentell Wolfram-Titan-Nitrid als geeignet für die Realisierung einer symmetrischen n- und p-Typ Schaltcharakteristik des selben Bauelements, als essentielle Voraussetzung für RFET Schaltungsdesigns, identifiziert werden. Des Weiteren wird ein experimentelles Verfahren zur Einstellung der Schottky Barrierehöhe für eine ideale n- und p-Typ Leitungssymmetrie, welches auf einer Dotierstoffsegration mittels Silizidierung basiert, demonstriert. Umfassende elektrische Charaktiersierungsergebnisse zeigen experimentelle Unterschwellensteigungen von 65 mV/dec und an-zu-aus Stromverhältnisse von über 9 Dekaden. Auf Basis von kalibrierten TCAD Simulationen wird der Designraum dieses Bauelementekonzeptes untersucht, um Prognosen für skalierte und zusätzlich optimierte Bauelemente abzuleiten. Ebenfalls wird die Hochtemperaturleistungsfähigkeit evaluiert und sowohl mit der Nanodraht RFET Vorgängertechnologie als auch mit dem industriellen Stand der Technik an Hochzuverlässigkeits und -temperatur MOSFETs verglichen. Dieser Vergleich zeigt deutlich die gleichwertige Leistungsfähigkeit der planaren RFET Technologie hinsichtlich des Leckstromniveaus im Aus-Zustand.German
Export:

Optionen (nur für Redakteure)

View Item View Item